Errata of だれにもわかるディジタル回路

オーム社 改訂3版第4刷 ISBN4-274-20016-7

Update

2011/12/19 0章、1章作成

2012/2/3 2章1項目追加

2012/2/23 3章2項目追加

2013/1/8 1章図1・78追加

2013/1/11 2章図2・1, 図2・12追加

2014/10/29 1章図1・82(b)追加

2014/11/26 2章2項目追加

2014/12/5 2章11項目追加

2014/12/17 3章4項目追加

1. p.3 2^0=1のみ ⇒ 2^0=1の重み
2. p.4 表0・1 2^6=66 ⇒ 2^6=64
3. p.4 表0・2（追加）10^15:P(ペタ), 10^18:E(エクサ), 10^-15:f(フェムト), 10^-18:a(アト)
4. p.5 表0・3 CMOSの位置を一行上に移動（あるいは高入力インピーダンスの行を上の行と少し離すかCMOSの横に移動）

1. p.20 図1・22 (c) NAND MIL 記号 ⇒ AND MIL 記号
2. p.35 この74283等の加算器をさらにケタ上げ先見方式が ⇒ 74181等の加算器をケタ上げ先見方式で
3. p.41 74138は2->4デコーダが ⇒ 74139は2->4デコーダが
4. p.44 (追加) データセレクタです。⇒ データセレクタです。またはマルチプレクサといいます。
5. p.46 ExclusiveのORで十分 ⇒ 各ビットのExclusive NORをANDするだけで十分
6. p.53 普通のROMでは ⇒ 普通のRAMでは
7. p.53 図1・78 I/O1 ⇒ I/O0, I/O2 ⇒ I/O1, I/O3 ⇒ I/O2, I/O4 ⇒ I/O3, I/O5 ⇒ I/O4, I/O6 ⇒ I/O5, I/O7 ⇒ I/O6, I/O8 ⇒ I/O7
8. p.53 図1・78 CS=, OE=Lで読み出し ⇒ CS=L, OE=Lで読み出し
9. p.53 図1・78 CS=, WE=Lで書き込み ⇒ CS=L, WE=Lで書き込み
10. p.55 図1・82(b) (第4刷では正しく、第10刷では誤りであることは確認）Zを出力しているAND回路をNOR回路に(あるいはp.171の回答でZを入力がすべてHの時のみHで他はLに)
11. p.57 図1・85 NAND MIL 記号 ⇒ AND MIL 記号(あるいはp.172の回答で0/1が逆)

1. p.59 図2・1 リセット状態の下のインバータの○の位置がセット状態と異なっている。p.14の○印同士を結ぶ、という原則からするとセット状態と同じ位置に○がついたほうが良い。
2. p.60 例題2.1 答の出力信号 L ⇒ Q
3. p.63 図2・12 真理値表で CKL ⇒ CLK
4. p.66 例題2.2 答の出力信号 D ⇒ Z
5. p.82 図2・52 カウンタ値が4となるクロックの立ち上がり以降QCは1
6. p.85 図2・59 端子Pに負論理の〇がついているが、正論理なので削除
7. p.86 先頭の段落（誤りではないがわかりにくい）カウンタを止めた際LD が行なわれなくするための線である。P=Lにしてカウンタを止めても、74161で はプリセットは行われる。このためこの線がないと上の桁が「5」の時や下の桁が 「9」の時にP=Lにしてカウンタを止めても0にプリセットされてしまう。
8. p.87 表2.4 システムロック ⇒ システムクロック
9. p.88 図2.67の説明 (JK-FFとほぼ同じ動作とあるが、もう少し説明した ほうが良い）このRS-FFはR=0,S=1のときにQをセットし、R=1,S=0のときリセッ トする。JK-FFでは逆にJ=0,K=1のときリセット、J=1,K=0のときQをセットする が、notQ を出力することで同等の動作とすることができる。
10. p.91 （誤りではないが出力されるのが何かを示したほうが良い）と次々 に値がシフトしていきます。⇒ と次々に値がシフトしていき、QHの値が出力 されます。
11. p.95 図2.75で、OLMCの詳細図はレジスタモードの時で、レジスタモード 時の説明だけをするなら、上の全体図もレジスタモード時の図にしたほうが良 い。レジスタモード時はORの入力は8本(一本多い)。XORが突然出てくるが、こ れはコンフィギュレーションレジスタからの制御信号。また、プログラムアレ イへの正負両方の入力線に否定の〇がついていない。
12. p.96 図2.77 1/10 ⇒ 10/1と入力/出力とするのが一般的で、図2.78とも合う。
13. p.96 図2.78 70円の時に01/0円の矢印がない。
14. p.97 図2.78に示すように ⇒ 図2.79に示すように
15. p.97 最下行 ROMはが入力が2ビットにかかるように読めてしまうので、=> また、入力が2ビット、状態が3ビット、出力が4ビットなので、ROMとしては としたほうがよい。
16. p.98 データ= ... = 6ビット⇒7ビット
17. p.98 そして、表2.8、表2.9をそのまま ⇒ 表2.8は削除
18. p.98 このことは同期微分などの回路により ⇒ 入力を1クロック時間だ けにする処理と合わせて、このことは同期微分などの回路により

1. p.107 図3・7 キャプションが(中)⇒FET。あと、端子の〇とインバータの〇が同じ記号となっているので注意。
2. p.117 3つめの式 ntanIoh/Iih-400/40 = 10 ⇒ n = Ioh/Iih = 400/40 = 10
3. p.121 図3・26 出力Aの位置が変。出力Aは真ん中の図
4. p.122 下から2行目tsy ⇒ tsu
5. p.127 表3・7 HCシリーズ⇒ACシリーズ
6. p.129 例題3.8 74AC00で74ALS00が駆動できるか⇒74AC00で何個の74ALS00が駆動できるか