

第2回（平成15年度9月12日）

コンピュータ（CPU）の仕組みと
CPUの高速化

担当 佐藤

もくじ

- ◆ “ CPUは何をしているのか ”
 - トランジスタ、論理回路からマイコンまで
- ◆ CPUを早くする方法
 - パイプライン
 - スーパースカラ
 - ...
- ◆ 次回、並列処理、グリッドコンピューティング

いろいろなマイクロプロセッサ (1)


- ◆ マイコン (4 ビットマイコン)
 - 4 0 0 4 (世界初、1971年、750KHz)
- ◆ 8 ビットマイコン
 - 8 0 0 8 (1972年、500KHz、インテル)
 - 8 0 8 0 (1974年、2MHz、インテル)
 - z 8 0 (1976年、10MHz、ザイログ)
 - MC6800 (1974年、1MHz、モトローラ)
 - MC6809
- ◆ 16ビットマイコン
 - 8 0 8 6 (1978年、インテル)
 - IBM PC/MS-DOS
 - 8 0 2 8 6 (1982年、インテル)
 - MC68000 (1979年、モトローラ)
 - UNIX
- ◆ 8 ビット、16 ビットとは、バスの幅、メモリ空間のビット幅のこと。

いろいろなマイクロプロセッサ (2)

- ◆ 32ビットプロセッサ
 - 80386 (1985年)、80486 (1989年、40MHz ~)
 - MC68020(1984年)、MC68030 (1987年)
 - 仮想記憶
 - Pentium (1995年、100MHz ~ 200MHz)
 - Pentium II (1998年、300MHz ~)
 - SSE/MMX
 - Pentium III (1997年、900MHz ~)
 - 1GHzを超える
 - Pentium 4 (2000年、~ 3.2GHz)
 - AMD K9, AMD Athlon
- ◆ 64ビットプロセッサ
 - Itanium(2000), Itanium II (2001)
 - AMD Opteron (2003)
- ◆ 30年間で、1MHzから1GHz、1000倍の進歩



CPUと論理回路

- ◆ CPUは、論理回路である！
- ◆ では、どうやってうごいているのか？



論理回路


- ◆ 組み合わせ回路
 - 入力により、出力が決まる
 - 論理素子AND, OR,NOTの組み合わせ
 - 加算器
- ◆ 順序回路
 - 現在の出力が過去の入力の状態によって決まる回路
 - フリップフロップ
 - レジスタ、カウンタ、...
 - メモリ（電荷素子）



論理回路

◆ バススイッチ（ゲート）

- コントロール信号によって、出力を遮断する。



コンピュータの基本的な構成


- ◆ コンピュータのもっとも基本的な要素は、メモリとプロセッサ（CPU）である。
 - メモリはプログラムやデータを格納する場所
 - プロセッサはそのメモリからプログラムやデータを読み出して、プログラムを実行しています。
 - 指令する部分：プログラムを解釈（？）して指令する
 - 演算する部分：足し算や掛け算をする部分
- ◆ プログラムとデータをメモリに置いて、プロセッサがメモリから読み出して実行する方式を、ストアードプログラム方式という。

現在のコンピュータのもっとも重要な基本的な概念



プログラムを実行するプログラムがつくれる システム

コンピュータの基本的な構成

◆ 記憶（メモリ）、指令、演算



簡単な4ビットプロセッサ



説明

- ◆ 命令やデータのとおり道（実際は電線）を「バス」という。
 - データのとおり道はデータバス、
 - メモリにどのデータを読み出すかを伝えるバスをアドレスバス
- ◆ メモリの横にある「番人」（セレクトという）に接続されているのがアドレスバスで、操作するメモリを指定していま三角でしめされているのがゲート。信号の流れを制御する。
- ◆ このゲートを制御する信号は、現在の命令（0と1の組み合わせ）から、命令解読部（デコード）で作られる
- ◆ プロセッサの中にも一時的にデータを格納するメモリ（のようなもの）がある。レジスタと呼ばれる。そのいくつかはプログラムからは見えない（例えば、現在の命令を保持している命令レジスタや読み出すメモリの番地を保持しているアドレスレジスタなど）
- ◆ 実行するプログラムの番地を保持しているレジスタをプログラムカウンタという
- ◆ 演算の一時的な結果を保持するレジスタをアキュムレータと呼ぶことがある。実際のプロセッサではこのようなレジスタが複数ある。

命令コード（機械語）

- ◆ メモリ上にあるプログラムのそれぞれの命令は、動作とその対象からなる。
 - 動作を指定するのが、命令コード（オペコード）、
 - 対象をオペランドという
 - 実際のマシンではオペランドのない命令もある
- ◆ このマシンでは、2ワードであらわす

0001	x
------	---

xを足される数に設定しなさい (LOADI)

0010	y
------	---

設定されている足される数に
yを足しなさい (ADDI)

0011	z
------	---

zのアドレスに結果を入れなさい (STORE)

0100	w
------	---


w番地の中身を、足される数に設定しなさい
(LOAD)

どのように実行されるか

- ◆ クロック信号が入力されると、順序制御部から から までの信号が順番に送られる
 - プログラムカウンタをアドレスレジスタに設定
 - 命令コードのフェッチ
 - プログラムカウンタを1つあげる（オペランドを読む準備）
 - プログラムカウンタをアドレスレジスタに設定
 - 命令コードの解釈と実行1
 - 命令コードの解釈と実行2
 - プログラムカウンタを1つあげる（次の命令を読む準備）
- ◆ これが、コンピュータの速度を決定する
- ◆ この単純なプロセッサでは、
ゲートを開け閉めするが、
コード部で生成された信号でゲートを開け閉めする
 以外は同じパターンで、
だけは現在の命令から、デ
 コード部で生成された信号でゲートを開け閉めする
 - このデコード部は組み合わせ回路である！


プログラム例

- ◆ ここで、番地1001からデータを読み出し、1を加えて、番地1011に格納するというプログラムを考える




ステップ アドレスレジスタのセット

レジスタ
ゲート




ステップ 命令コードのフェッチ

レジスタ
ゲート




ステップ PCのインクリメント

レジスタ
ゲート




ステップ 加算の実行

レジスタ
ゲート




ステップ STOREの実行 1

レジスタ
ゲート




ステップ STOREの実行 2

レジスタ
ゲート



命令解読部（デコーダ）の働き

- ◆ 命令のデコーダは、基本的には組み合わせ回路




本当のマイクロプロセッサでは...

- ◆ 制御を変えるにはどうすればいい？ (jump命令、条件分岐)
- ◆ 実際には、各ステップで同時に実行できるところがある。
 - たとえば、実行とプログラムカウンタのインクリメントを同時に実行
- ◆ プロセッサの実行フェーズ
 - 命令フェッチ (IF: instruction fetch)
 - 命令デコード (ID: instruction decode)
 - 命令実行 (EX: execute)
 - 結果の書き込み (WB: write back)
 - ...
- ◆ レジスタがたくさんある。
 - 汎用レジスタ (整数とアドレス)
 - 浮動小数点レジスタ
- ◆ キャッシュメモリがある。
- ◆ オペレーティングシステムのいろいろな機能
 - 仮想記憶、割り込み、入出力

アセンブリ言語とコンパイラ

- ◆ マシン語をそのものでは01のパターン、つまり数字ですので、これをつかってプログラミングするのは人間にとって非常に面倒な作業になる
- ◆ 基本的に、マシン語に1対1に対応するように記号を使って表記したのがアセンブリ言語
- ◆ オPCODEを表す記号をニーモニックという
- ◆ コンパイラは、プログラミング言語をアセンブラ言語に翻訳する。




半導体プロセスとクロック速度

- ◆ 半導体プロセスの向上
 - ムーアの法則、半導体の集積度は18ヶ月で2倍になる
 - 多くのトランジスタをつかうことができる
いろいろな機能を盛り込む
 - Pentium4は、0.13 μ mプロセス
- ◆ クロック速度の向上
 - 明らか。(Pentium4は3GHz!)
 - 電圧を下げる (5Vから3V)
 - 線幅が小さくなると回路を駆動する電流は小さくてすむが、電子の移動速度が遅くなる。


キャッシュメモリ

- ◆ 早い少量のメモリをCPUに近いところ（チップの中）におく。
 - キャッシュメモリ：SRAM(static RAM)、アクセス速度が速いが、少容量
 - メインメモリ：DRAM(dynamic RAM)、アクセスが遅いが大容量、安価
- ◆ 命令をおくための命令キャッシュとデータをおくためのデータキャッシュに分かれている
- ◆ 1次キャッシュと2次キャッシュ、3次キャッシュも
- ◆ CPUのクロック速度が速くなっている現在、必須の技術




パイプラインアーキテクチャ

- ◆ 処理のフェーズをオーバーラップして、同時に複数の命令を時分割して実行する方式
- ◆ 同じ時刻ではそれぞれの命令は異なるフェーズを実行している。
- ◆ 細かくすればするほど、速度は向上する。
- ◆ 早いクロックのプロセッサでは各フェーズは細くなる。




パイプラインアーキテクチャの問題点

- ◆ 分岐命令、データを次命令で使う場合など、命令の最後まで実行しなくては次の命令がわからない場合には、実行できない



◆ 解決方法


- 分岐予測：次に実行するかもしれない命令を予測する。
 - たとえば、繰り返しの分岐は実行されることが多い。
- 投機的な実行：予想した命令を実行しておき、間違ったら、取り消す



スーパースカラ

- ◆ 複数の命令をフェッチして、並列に実行できる命令を見つけて、複数の実行ユニットを使って、複数の命令を同時に実行する。

- Out of Order 実行



スーパースカラの問題点

- ◆ (CPUが複雑になる)
- ◆ パイプラインと同じく、分岐、データ依存があると実行できる命令数が少なくなる。
- ◆ 解決方法
 - リネーミングレジスタ：レジスタに書き込みがある場合に、別のレジスタに書いておき、後でつじつまを合わせる。

```


mov m1,r1      ; m1 <- r1
mov r1,m2      ; r1 <- m2
add r3,r1,r2   ; r3 <- r1+r2
add r5,r1,r4   ; r5 <- r1+r4
add r1,r2,r3   ; r1 <- r2+r3
mov m2,r6      ; m2 <- r6
    
```

r1がm1に書き込まれるまで、r1にかきこめない。

r1を別のレジスタに書いておきそれをつかう。

VLIWアーキテクチャ

- ◆ VLIW (Very Long Instruction Word)アーキテクチャ
- ◆ 複数の演算装置を持ち、それぞれに対する命令コードを持つような、長い命令を使ったアーキテクチャのこと。
- ◆ ソフトウェア(コンパイラ)で、すべての装置を使うように最適化する必要がある
- ◆ Itanium2



特別な用途の命令

- ◆ グラフィック処理など、特別なアプリケーションに有効な命令を作る
 - たとえば、 3×3 の行列演算、座標変換などに用いる
 - MMX (Multi-Media eXtension)
SSE (Streaming SIMD Extensions)
 - 3DNow! (AMD)
 - AltiVec (IBM, PowerPC)

まとめ

- ◆ CPUの基本的な仕組み
- ◆ CPUの高速化の技法
 - パイプライン
 - スーパースカラ
 - VLIW ...

- ◆ 次回は、並列処理とグリッド