

高性能コンピューティング 講義資料(5) 「並列処理アーキテクチャ」

並列処理システムの要素


- 逐次計算機と異なる部分
 - 何らかのプロセッサ間結合ネットワーク(相互結合網: Interconnection Network)
 - プロセッサ間通信の結果のデータをメモリに保持する機構
 - 分散メモリ型マシン: 相互結合網からのデータ(メッセージ)内容をメモリに保持
 - 共有メモリ型マシン: メモリ自体が逐次システムと異なり、並列プロセッサ間で共有される
⇒ 特殊なハードウェアが必要
 - 特別な同期機構を持つ場合もある
 - その他の周辺装置
 - システム全体を1つにまとめる管理機構
 - 並列プロセッサから共有可能なファイルシステム

並列処理システム

- 並列計算機(並列処理システム)は計算機であるため、プロセッサ(CPU)、メモリ(memory)、入出力装置(I/O)等の構成要素を持つ点は逐次計算機と同じ
- 複数のプロセッサ間を結合する何らかの仕組み
- システム規模は2プロセッサから数万プロセッサまで
 - 2~4プロセッサ: 現在ではsingle chipで実現(multi-core CPU)
 - 10~数十プロセッサ: 研究室レベルのPCクラスタ、共有メモリシステム
 - 数百プロセッサ: センター運用PCクラスタ、小型MPP (Massively Parallel Processor)
 - 数千プロセッサ~: MPP
- 加速機構なしのプロセッサ数として世界最大のもの(2010/11月現在)はORNLのJaguar (224126 cores)

計算機ハードウェア発達の歴史

<http://www.es.jamstec.go.jp/>



計算機の進歩

- 個々のプロセッサ
 - ベクトルプロセッサ ⇒ 10年前はこのタイプが多かった
 - 一つのプロセッサで行列演算を効率的にできる
 - スカラープロセッサ:
Pentium (IA32), Power, Alpha, Itanium (IA64), Sparc
- 最近のプロセッサの動向
 - multi-coreが標準になってきた
 - さらにmany-core (数個~十数コア)プロセッサが登場しつつある
 - IBM Cell Broadband Engine (8 core)
 - ClearSpeed (96 core)
 - Intel conceptual many-core chip (80 core)
 - ALU (算術演算機構)を多数持つプロセッサも
 - GRAPE-DR (500 ALU)


並列計算機のメモリアーキテクチャ

- 大きく分けて
 - 分散メモリ型システム(distributed memory system)
各プロセッサは独自のメモリ (他のプロセッサからは直接アクセス不可能)を持ち、相互結合網を用いたメッセージパッシングによってデータ交換を行う
 - 共有メモリ型システム(shared memory system)
並列プロセッサ間で物理的に共有される共有メモリ (shared memory)を持ち、各プロセッサが普通のload/store命令を発行してデータの読み書きを行う
- さらに、共有メモリシステムを分散メモリ型に結合したhybrid型システム(constellation型)もある

並列計算機の変遷

- 科学技術計算向けベクトルプロセッサ
 - 一種の並列計算機とみなせる (パイプライン並列)
 - ベクトルプロセッサを複数持つ並列ベクトルが登場
- スカラプロセッサをベースにした並列計算機
 - ~100プロセッサ程度の共有メモリマシン (SGI等)
 - quad-core CPUの登場により、8 core程度であればデスクトップPCでも共有メモリ並列システムとなる
 - MPP (Massively Parallel Processor): 1980年代後半から多数登場 ⇒ 一部を除き消滅しつつある
- クラスタ型計算機の登場
 - 以前は NOW (Network of Workstation), COW (Cluster of Workstation) 等と呼ばれていた
 - Linux PC を用いたものが現在の主流 (Linuxがオープンシステムであるため、MPI等の並列化ツールも充実)
 - 数千プロセッサ規模のものが多数構築されている

分散メモリ型並列計算機



任意のプロセッサ間で
メッセージを送受信

P ... Processor
M ... Memory
NIC (network interface controller)

●CPUとメモリという一つの計算機システムが、ネットワークで結合されているシステム

●それぞれの計算機で実行されているプログラムはネットワークを通じて、データ(メッセージ)を交換し、動作する

●比較的簡単に構築可能・拡張性 (scalability) が高い

- ◆超並列計算機 (MPP: Massively Parallel Processing)
- ◆クラスタ型計算機


分散メモリ型並列計算機の特徴

- 基本的にCPU+memory(+I/O)という逐次計算機構成を何らかのネットワーク(専用 or 汎用)で結合しているため、ハードウェア的にシンプル
- プログラム上からの明示的なmessage passingで通信を行うためユーザプログラミングは面倒
 - MPI (Message Passing Interface)のような標準的なツールが提供されている
 - ソフトウェア分散共有メモリによる簡便なアプリケーション記述の試みも
 - domain decompositionのような単純なデータ並列や、master/worker型の処理は比較的容易に記述可能
- システム性能は個々のプロセッサ/メモリの他、相互結合網の性能によって大きく左右される
- 1980年代後半からMPPの典型的な実装として登場、現在はPCクラスタの基本的アーキテクチャとなっている

共有メモリ型並列計算機の特徴

- ハードウェアによる共有メモリの提供により、ユーザにとってアプリケーションが非常に書き易い
 - multithreadプログラミング環境 (POSIX thread等)
 - 共有メモリを前提とした簡易並列記述システム(標準的なものはOpenMP)
- 「メモリ」という極めてprimitiveな構成要素を共有化しているため、性能を上げるには非常に多くのハードウェア的、アーキテクチャ的工夫が必要
- 多数のプロセッサが1つのメモリ要素をアクセスする状況が簡単に記述でき、極端な性能ボトルネックを生じ易い
 - システムのscalabilityの確保が困難(数百プロセッサが限界)
- 概念的には前頁のような共有バスのイメージだが実際にはscalabilityを確保するためより複雑になっている

共有メモリ型計算機



複数のプロセッサからの同時アクセスを整理することが必要


- 複数のCPUが一つのメモリにアクセスするシステム
- それぞれのCPUで実行されているプログラム(スレッド)は、メモリ上のデータお互いにアクセスすることで、データを交換し、動作する
- 大規模サーバ
- 最近はプロセッサ1台が複数のプロセッサコアの共有メモリシステムになっている

共有メモリ型計算機の構成の詳細


- system scalabilityを確保するため、単純バス構造の共有メモリシステムはもはや存在しない
 - bus bottleneck (busは一時には1つのtransactionで占有されてしまう)
 - 複数busを持つシステムもかつてはあった
- 共有メモリへのアクセス衝突を避けるための工夫
 - memory bank分け: 適当なアドレスブロック毎に別のmemory moduleに分散して振り分け
 - crossbar networkの導入: プロセッサとメモリの結合が実際にはスイッチ結合になっている
 - coherent cache: 各プロセッサは固有のキャッシュを持ち、普段はそのデータを参照する。他のプロセッサによるデータ更新をキャッチし、うまく自分のキャッシュに反映する。
 - NUMA (Non-Uniformed Memory Access): 物理的にはmemory moduleが分散していて、アドレスに寄るメモリへの距離の差が存在する。coherent cacheと共に用いられるのが普通。

共有メモリアーキテクチャ:SMP

- SMP (Symmetric Multi-Processor)
 - 各プロセッサから見てどのmemory moduleへの距離も等しい
 - 構成としては、複数のプロセッサが共通のバスまたはスイッチを経由して、等しくmemory module(群)に接続されている
 - コモディティスカラプロセッサとしては、Intelプロセッサがこの方式
 - 大規模システムとしては富士通のHPC2500シリーズ等が該当する
 - coherent cacheとの併用が一般的
 - どのプロセッサからもデータが等距離にあるので偏りを心配しなくてよい
 - トラフィックが集中した場合に性能低下を防げない




分散／共有メモリ hybrid (constellation)



- 共有メモリと分散メモリの組み合わせ
- 分散メモリ型システムの各ノードがそれぞれ自身共有メモリアーキテクチャになっている (SMP or NUMA)
- マイクロプロセッサ自体が1チップで共有メモリ構成(マルチコア)となっていることが大きな要因、近年のマルチコアプロセッサ普及により急激に主流となった

NUMA共有メモリアーキテクチャ

- NUMA (Non-Uniform Memory Access)
 - CPUに付随して固有のmemory moduleがある
 - 共有バスまたはスイッチを介して、他のCPUのmemory moduleも直接アクセス可能
 - 遠距離memory moduleへのアクセスには時間が余計にかかる (non-symmetric)
 - コモディティスカラプロセッサとしてはAMD (Opteron)がこの方式
 - 大規模システムとしてはSGI Origin, Altixシリーズ等が該当
 - データをうまく分散し、参照の局所性が生かせれば性能を大幅に向上可能
 - 遠距離アクセス時の遅延時間増加に注意



メモリバンド幅の向上

- キャッシュヒット率の重要性
 - 現在の高性能マイクロプロセッサの性能はcacheに極めて強く依存している
 - cache miss-hit時、プロセッサ外のメモリへのアクセスが発生する
 - キャッシュヒット率の低いアプリケーションではメモリバンド幅が性能を左右する
- メモリバンド幅の向上⇒multi-bank memory
 - 元々ベクトル計算機のために開発された技術
 - 単一メモリシステムではバンド幅向上に限界があるため、複数のメモリを並列に並べ、同時アクセスまたはラウンドロビン型アクセスを行い、見かけ上のバンド幅を向上させる
 - 最近の高性能マイクロプロセッサはdual-bank程度には標準的に対応している
例: DDR2 (400MHz FSB) のdual-bank DIMMのバンド幅
=8 byte (DIMMの幅)×400MHz×2(bank数)=6.4 Gbyte/sec

アクセラレータ付並列システム

- 分散メモリ型計算機の各ノードが汎用CPUだけでなく演算性能を加速するハードウェア(アクセラレータ)を伴う
 - GPU (Graphic Processing Unit)
最近ではGPGPU (General Purpose GPU) と呼ばれ、GPU上で汎用プログラミングも可能に
 - FPGA (Field Programmable Gate Array)
特殊用途向けに再構成可能なハードウェア
 - 汎用アクセラレータ
ClearSpeed等
 - プロセッサ自体がハイブリッド構成
CBE (Cell Broadband Engine) ⇒ LANL Roadrunner

CP-PACS




- 筑波大学計算物理学研究センター
- 筑波大学+日立
- 1996年完成
- 大学主導計算機として世界最高速となった貴重な例
- 計算物理学のための計算機
- ソフトウェアベクトル処理のために強化されたプロセッサ
- 2048 CPU
614GFLOPS

実際の並列計算機概観

- システムの分類
 - MPP (超並列計算機)
 - IBM BlueGene/L
 - SNL/Cray RedStorm, XT-3まで
 - 筑波大/日立 CP-PACS (SR2201)
 - 大規模並列ベクトル計算機
 - JAMSTEC/NEC 地球シミュレータ
 - 富士通 VPP-5000
 - スカラ並列計算機(クラスタを含む)
 - LLNL/ASCI Purple
 - 筑波大/日立 PACS-CS
 - 筑波大/Appro T2K-Tsukuba
 - ハイブリッド(ヘテロロジニアス)
 - LANL/IBM RoadRunner
 - 筑波大/HP FIRST
 - 東工大/SUN TSUBAME

地球シミュレータ



- 海洋技術研究所・地球シミュレータセンター
- NEC
- 2002年完成
- 国産ベクトル計算機として世界最高速
- 大規模気象シミュレーション等様々な分野で応用
- 共有メモリ結合されたベクトルプロセッサ
- 5120 CPU
40 TFLOPS

ASCI Purple



- Lawrence Livermore National Lab.
- IBM
- 2006年完成
- 共有メモリスカラプロセッサをネットワーク結合
- 応用分野は特になし
- 12208 CPU
- 92 TFLOPS

TSUBAME




- 東京工業大学
- SUN Microsystems + NEC
- 2006年完成
- 各計算ノードをmulti-core CPU (dual-core Opteron) とアクセラレータ (ClearSpeed) によって構成したハイブリッドクラスタ
- 計算科学全般
- 655 nodes/10480 cores
- 109.7TFLOPS (アクセラレータ込み)

Blue Gene/L



- Lawrence Livermore National Lab.
- IBM
- 2005年完成
- 組み込み用低性能プロセッサを非常に多数ネットワーク結合
- 素粒子計算、流体計算等
- 65536 CPU
- 360 TFLOPS

Roadrunner



- Los Alamos National Lab.
- IBM
- 2008年完成
- 各ノードにOpteronプロセッサとIBM Cell Broadband Engineを搭載したハイブリッド型クラスタ
- 世界初のPFLOPSコンピュータ
⇒ 2008/6-11, 2009/6の3期連続 TOP500#1
- 129600プロセッサ
1.46 PFLOPS
(Linpack: 1.11 PFLOPS)


Jaguar



- Oak Ridge National Lab.
- Cray (XT-5)
- 2009年完成(その後増強)
- 各ノードにOpteronプロセッサと3D-torus専用ネットワークチップ(SeaStar)を搭載
- 2010年6月時点TOP500#1
- 224k core, 2.3 PFLOPS
- Linpack実行時電力7MW

25

Unit chassis (19inch x 1U)




PACS-CS



#34 at TOP500 on June 2006 (Linpack: 10.5 TFLOPS)

3D-HXB (16x16x10=2560 node)



FIRST: 宇宙物理学のための「ヘテロクラスタ」



256 (16×16) nodes
 512 CPU +
 256 Blade-GRAPE


Total Performance = 36.1 Tflops
 Host 3.1 Tflops
 Blade-GRAPE 33 Tflops

Total Memory = 1.6TB
 Total storage = 22TB (Gfarm)

相互結合網



Uniform Connection to 240 Port Gbit Ether Switch for first0101-1516



High computation granularity on node ⇒ Low pressure to interconnect

Blade GRAPE




FIRSTクラスタのための重力計算アクセラレータ (ノード組み込み型)

- Full size PCI card requiring 2-PCI slots
- 10 layers in a board
- 4 GRAPE6 chips = **136.8GFLOPS**
- electric power of 54W
- memory of 16MB (260K particles)
- Implemented by Hamamatsu Metrics Co.

GRAPE6 chips ×4

heat-sink



T2K筑波



- 筑波大学計算科学研究センター.
- Appro International + Cray Japan
- 2008年完成
- ノード性能とネットワーク性能をコモディティとして最高レベルに上げたPCクラスタ
- 計算科学全般
- 648 nodes = 2592 sockets = 10368 CPU cores
95 TFLOPS
- #20 at TOP500 on June 2008 (Linpack: 76.46 TFLOPS)

計算ノードとファイルサーバ

Computation node (70racks)



800 TB (physical 1PB) RAID-6
 Luster cluster file system
 Infiniband x 2
 Dual MDS and OSS config.
 ⇒ high reliability




File server (disk array only)

648 node (quad-core x 4socket / node)
 Opteron "Barcelona" B8000 CPU
 2.3GHz x 4FLOP/c x 4core x 4socket
 = 147.2 GFLOPS / node
 = 95.3 TFLOPS / system
 20.8 TB memory / system


Infiniband 4xDDR x 4-rail の Fat-Tree網



Full bi-sectional FAT-tree Network



計算ノードのブロックダイアグラム



性能に影響を与える要因

- 通信・同期のコスト、通信ネットワークの特性(トポロジ等)
 - 並列処理効率の観点から、システム規模を大きくするに連れて並列プロセスの粒度が小さくなるため通信ボトルネックが目立つ
 - システム規模を大きくすることにより通信・同期コストが一般に大きくなるため、「相乗効果」として効いてきてしまう
- 単体プロセッサ上の性能
 - データが問題の並列化に適合してマップされているか(特に、NUMA 共有メモリの場合)
 - クラスタ等のスカラプロセッサではcacheがどれくらい有効活用されているか(演算部分でのさらなる最適化)
 - ⇒ 並列化によって好ましい方向に向かう場合がある
 - 並列プロセスの処理粒度が小さくなると、working set(ある範囲の計算上で必要なデータ集合)も小さくなる、一定の粒度以下では全working setが完全にcacheに乗る
 - ⇒ Super-Linear現象が起きることがある(e(p) > 1)

分散メモリシステム上での通信の注意

- point-to-pointの通信とcollective通信
 - point-to-point: 各通信ペア上の一対一通信。domain decompositionされた偏微分方程式の差分解等(隣接通信)
 - collective: 全プロセスが関与する「集合通信」。
 - barrier: 全プロセスの同期待ち
 - broadcast: 1プロセスのデータを全プロセスに「放送」
 - reduction: 全プロセスの値を「縮約」し、1プロセスに集める(例: 特定の変数の総和を求める)
- point-to-point通信は問題の持つ特性とネットワークの形状が合致することが望ましい(が、それをユーザが知りえる場合とそうでない場合がある)
- collective通信はシステムのMPIライブラリ等に依存するが、プロセス数の増加に従って $\log(p)$ あるいはそれ以上のオーダーで増えるのが一般的
- 並列化によるプロセスの細粒度化とシステム並列度増大による間接的な通信コスト増加に注意!

並列処理システムの動向

- MPPは徐々に衰退(特定マシンのみ躍進)
- コモディティ化が進む(クラスタの台頭)
 - コモディティなスカラープロセッサ(IA32=x86)
 - コモディティなネットワークとスイッチ
 - Ethernet (1Gbps \Rightarrow 10Gbps \Rightarrow 100Gbps ??)
 - Infiniband (1.6GByte/sec \Rightarrow さらに向上中、高級機器だったが徐々に価格低下)
- 全体的に、演算性能:通信性能のバランスが悪くなっている
 - 演算性能はプロセッサのmulti-core化等により順調に向上
 - 通信性能は段階的に上がっていく(Ethernet等)
 - プロセッサコストは $O(N)$ だがネットワークコストは $O(N \log N)$ 程度なので相対的にシステム価格を圧迫
 - 結果的に並列処理効率を上げるのが難しくなっている。より一層のアルゴリズム、ソフトウェア上の工夫が必要。
- アクセラレータ付き計算ノードの発展
 - 価格・性能・電力の点からGPU等のアクセラレータが注目されている。
 - 今後の大規模並列計算システムでもピーク性能追求のため重要。